CBNU T-Market
플래시 메모리의 이레이즈 특성의 속도 한계를 개선할 수 있는 혁신적인 구조의 플래시 메모리, 그의 이레이즈 구동 장치 및 구동 방법에 관한 것
2023년 현재 300단 이상의 3D NAND가 발표되었으며, 각 기업은 그 이상의 단수 제품에 대한 roadmap을 가지고 지속적인 기술 개발을 하고 있음
근래에 WL 단수를 증가시켜 메모리 셀 어레이의 집적도를 높이는 방법 외에 주변 회로의 면적을 최소화하는 기술이 도입되었고, 주변 회로가 칩에서 차지하는 면적 비중을 줄이기 위해 주변 회로 공정을 먼저 진행한 이후 그 위에 셀 어레이를 형성하는 구조가 개발됨
3D V-NAND의 이레이즈(Erase) 구동의 한계를 극복하고자 개선된 구조를 새로이 제안하며, 내부에 구비된 높은 전기전도성의 금속층을 통하여, 3-D구조에서도 Back-biasing을 가능하게 함으로써 소자의 이레이즈 효율을 극대화함
플래시 메모리 셀의 데이터 지우기 속도를 개선할 수 있고, 이는 플래시 메모리의 전체 구동 속도의 증가로 이어지며, SoC 속도 개선이 가능하므로 반도체칩 전 분야에 대해 응용 가능함